記事 ID: 000085627 コンテンツタイプ: エラーメッセージ 最終改訂日: 2011/11/09

コンパイル後のシミュレーションのスタートガイドのエラー

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    次の「Qsys デザインフローでデザインをコンパイルする」セクション 次の「スタートガイド」の章を参照してください。 STRATIX V PCI Express ユーザーガイドのハード IP が正しく表示されない シミュレーション用の ModelSimを選択するように指示します。 [EDA 料金設定]ページを開きます。この手順により、Quartus® II シミュレーション後のネットリストを作成するためのソフトウェア。ただし、コンパイル後 ネットリストの生成はサポートされていません。

    これはドキュメントのエラーのみです。

    解決方法

    Quartus® II プロジェクトを作成する際には、シミュレーションを選択しないでください。 ツールの [EDA ツールの設定] ページで確認できます。

    これは、以下のバージョン 11.1 で修正されています。 Stratix V PCI Express* ハード IP ユーザーガイド

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。