記事 ID: 000085617 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/18

デザイン・アシスタントで使用されているタイミング制約

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II デザイン・アシスタント (DA) は、Synopsys Design Constraints(.sdc)ファイルの制約を使用しません。処理中に以下のメッセージが表示される場合があります。

Info (332164): Evaluating HDL-embedded SDC commands
Info (332104): Reading SDC File: '<file name>.sdc'

これらのメッセージは、DA が処理中にタイミング・ネットリストを使用するためです。

解決方法

 

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。