記事 ID: 000085586 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/04/13

フラクショナル・フィルターにおけるデシメーションと補間の最大の数字は何ですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DSP Builder Handbook Volume3: DSP Builder Handbook Volume3 の補間ファクターとデシメーション・ファクターに関する説明は、フラクショナル・レートFIR ブロックが 2 から 64 への補間レートの変更をサポートしている DSP Builder Advanced Blockset で、2 から 64 へのデシメーション・レートの変更が間違っています。インテル® Quartus® 12.1 以降のバージョンでは、分数フィルター に補間 / デシメーション・ファクターに制限はありません

    解決方法

    ドキュメントは次のリリースで修正されます。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。