記事 ID: 000085548 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/02/21

Cadence NCSim* Cyclone V PCIe* のシミュレーションが完了せず、L0 で動けなくなるのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 cadence® NCSim を使用して PCI Express* 向けCyclone® V ハード IP をシミュレーションする際®問題のため®シミュレーション・モデルを更新する必要があります。
解決方法

この問題を回避するには、これらのファイルをダウンロードしてください。UpdatedCycloneVModelFiles.zipをダウンロードし、< Quartus のバージョン>\quartus\eda\sim_lib\cadenceの場所にある既存のファイルを置き換えてください。

関連製品

本記事の適用対象: 6 製品

Cyclone® V GT FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。