記事 ID: 000085533 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/29

ARRIA V A1/A3/C3 デバイスの右 I/O バンクの LVDS I/O 標準サポートピンを PLL クロック入力ピンとしてのみ割り当てる

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® II ソフトウェア・バージョン 13.0 DP2 または 13.0 を使用する場合 SP1 は、Arria V A1、A3 または C3 デバイスを対象とするデザインを作成します。 適切な I/O で LVDS I/O 標準対応ピンを使用します。 フェーズロック・ループ (PLL) クロック入力以外の目的でバンク ピンの場合、その結果FPGAハードウェアが正しく機能しなくなる場合があります。

    解決方法

    の LVDS I/O 標準対応ピンを割り当てる必要があります。 PLL クロック入力ピンとしてのみ右 I/O バンク。インテル® Quartus® II ソフトウェア バージョン 13.0 DP2 または 13.0 SP1 ではエラーメッセージが表示されません。 これらの LVDS I/O 標準対応ピンへの不正な割り当て。

    関連製品

    本記事の適用対象: 1 製品

    Arria® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。