記事 ID: 000085526 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix® II には、1508 ピン・パッケージの高速差動 I/O チャネルにデータレート制限がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 STRATIX® II ハンドブック Vol.2 のバージョン 3.1 以前は、第 5 章II デバイス Stratixの DPA を備えた高速差動 I/O インターフェイスでは、中央 FPLL から 23 行以上離れたチャネル (基準クロック行を含む) は、1508 ピン・パッケージで提供されるデバイスでは 1Gbps で動作できませんでした。しかし、Altera®1Gbps(-3,-4)/840Mbps(-5) を超える低速チャネルの特性評価と性能の向上を実現しました。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。