記事 ID: 000085518 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/11/18

Cyclone® V GX (5CGXFC5C6U19A7) デバイス・バリアントのピンプランナーに「PCIe ハード・インターフェイス・ピンを表示」オプションが表示されるのは、どうしてですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.1 アップデート 4 以降の問題により、Cyclone® V GX (5CGXFC5C6U19A7) デバイスタイプの「Show PCIe Hard Interface Pins」には、1 つの PCIe® ハード IP しか表示されません。

     

    解決方法

    このデバイスバリアントは、次の場所にある 2 つのハード PCIe ハード IP をサポートしています。

    第 1 回 PCIe ハード IP ロケーション AA2/AA1 (レシーバー)、Y4/Y3 (トランスミッター) nPERSTL1 PIN_R17
    第 2 世代 PCIe* HARD IP 位置 D4/D3 (レシーバー)、C2/C1(トランスミッター) nPERSTL0 PIN_R16

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。