エラー (10253): Verilog HDL モジュールのインスタンス化エラー : <design>.v(line #): インスタンス化されたモジュールの宣言が分析されていないため、インスタンスの配列を縮小することはできません。</design>

このエラーは、モジュール名がインスタンス名と一致する場合に、Quartus® II ソフトウェア・バージョン 6.1 または 7.0 で合成する際に発生する可能性があります。

例えば、次のモジュールと呼ばれる場合 tribuf64bit 、次のように呼ばれるモジュールのインスタンス化があります tribuf8bit 。

module tribuf64bit (output [63:0] out,  input [63:0] in, input enable);
   wire [63:0] out, in;
   wire enable;
 
   //array of eight 8-bit tri-state buffers; each instance is connected
   //to 8-bit part selects of the 64-bit vectors;

   tribuf8bit tribuf8bit[7:0] (out, in, enable);
endmodule

インスタンス名 tribuf8bit はモジュール名と同じです tribuf8bit 。この問題を回避するには、インスタンス名をモジュール名以外に変更します。例えば、インスタンス名を次のように変更します。

tri inst_tribuf8bit 8bit[7:0] (出力、入力、有効);

この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。