記事 ID: 000085464 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/25

ARRIA V および Cyclone V デバイスの HPS メモリー・インターフェイスの仕様を超える長期的な CK ジッター

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は DDR2、DDR3、および LPDDR2 製品に影響します。

HPS メモリー・インターフェイスを使用した DDR2、DDR3、および LPDDR2 インターフェイス Arria V または Cyclone V デバイスで、長期的な CK ジッターを生成 (HPS 側ではなく、FPGA側) が JEDEC を超え、 tERR中等度のベンダー仕様 ( ( Nper ) ) ) N の値。

解決方法

Alteraは、この仕様の遵守が不要であることを確認しています。 ただし、短期的なジッター ( tJITcc および tJITper ) 要件が満たされています。記載されている構成 tJITcc で、 tJITper は、JEDEC の仕様に準拠しています。

この問題は修正されません。

関連製品

本記事の適用対象: 2 製品

Arria® V FPGA & SoC FPGA
Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。