記事 ID: 000085463 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/08/27

警告: PLL 出力クロックにクロック期間を指定 <pll clock="" output=""> 2 以上で指定する必要があります。 <clock period=""> 出力 I/O 用 <pll clock="" output="">.</pll></clock></pll>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この警告メッセージは、デザインが従来のタイミング・アナライザーがサポートしない高度なクロックスキームを使用している場合に表示される場合があります。この警告メッセージは、例えばトリプルスピード・イーサネットのメガファンクションを使用してデザインを実装し、コンパイル中に Classic タイミング・アナライザーを使用している場合に発生することがあります。

この警告メッセージを回避するには、タイミング解析プロセスで Timeのタイミング・アナライザーを使用してください。 Classic タイミング・アナライザーは、Quartus® II ソフトウェア・バージョン 10.0 で最後にサポートされました。

関連製品

本記事の適用対象: 1 製品

Cyclone® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。