記事 ID: 000085456 コンテンツタイプ: インストール & セットアップ 最終改訂日: 2014/09/01

1G/10G または 10GBASE-KR PHY デザインが Verilog HDL シミュレーションでのリンク・トレーニングで失敗するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 14.0 インテル® Arria® 10 エディションの問題により、リンク・トレーニングが有効な場合、シミュレーションで以下の (または同様の) 警告が表示される場合があります。

    "警告: (vsim-3533) [FOFIW] - ファイルを開けませんでした

    'USER_QUARTUS_INSTALLATION_PATH/acds/quartus/../ip/altera/alt_xcvr/altera_xcvr_10gbase_kr/arria10/

    cpu/kra10_cpu_imem.ver' 書き込み用。

    これらの警告の後、リンク・トレーニングは失敗します。

    解決方法

    この問題を回避するには、次の手順を実行します。

    1. IP が生成されたディレクトリに移動します。

    <USER_IP_GENERATION_DIR>/altera_avalon_onchip_memory2_140/sim/

    2. このディレクトリー内で、以下のような名前の Verilog HDL ファイルを 2 つ見つけます。

    krip_altera_avalon_onchip_memory2_140_<RANDOM_CHARACTERS>.v

    3.上記の各ファイルで、次のような次のパラメーター行を見つけます。

    パラメーター INIT_FILE = "/USER_QUARTUS_INSTALLATION_PATH/acds/quartus/../ip/altera/alt_xcvr/

    altera_xcvr_10gbase_kr/Arria10/CPU/kra10_cpu_imem.hex";

    4.)各パラメータを次のように変更します。

    パラメータ INIT_FILE="kra10_cpu_Xmem.hex";

    関連製品

    本記事の適用対象: 4 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。