記事 ID: 000085449 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/10/01

エラー (169058): 出力 I/O ピンの I/O 標準 SSTL-135 にターミネーション・ロジック・オプション設定をオフにすることはできません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR3L DRAM デバイスで使用される SSTL-135 規格の電圧である VCCIO が 1.35 V に設定されているバンクで、汎用 I/O ピンとデュアルピン ( INIT_DONE や CRC_ERRORなど) を使用する際に、上記のエラーが表示されることがあります。

    このエラーは、SSTL-135 I/O 規格が 34 個のみをサポートしているためです。/ 40.ターミネーションに使用されます。

    解決方法

    問題を回避するには、各汎用ピンに以下の割り当てを追加します。

    set_instance_assignment -name OUTPUT_TERMINATION「SERIES 40 オーム非キャリブレーション」 - <ピン名>
    set_instance_assignment -name IO_STANDARD "SSTL-135" -to <pin_name>

    INIT_DONEの場合、<pin_name>は ~ALTERA_INIT_DONE~に設定する必要があります。CRC_ERRORの場合、<pin_name>は ~ALTERA_CRC_ERROR~ に設定する必要があります。

    関連記事

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。