記事 ID: 000085443 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/05/06

エラー: pcie_sv_hip_de_hip_status_0: 間違った # args: "proc_quartus_synth name" にする必要があります

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

AN465 を含む PCI Express® リファレンス・デザインを再コンパイルすると、次のエラーが発生します。

エラー: pcie_sv_hip_de_hip_status_0: 間違った # args: "proc_quartus_synth name" にする必要があります
実行中
「proc_quartus_synth」
(手順「proc_sim_verilog」行 2)
内から呼び出される
「proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge」?

このエラーは、PCB 上の LED を駆動するガスケット・アプリケーション・レイヤー・ロジックに関連しています。フル PCIe* デザインを作成する際には不要です。Qsys エレメントを取り外しても、機能が失われる可能性はありません。

解決方法 Qsys コンポーネントのpcie_sv_hip_de_hip_status_0を削除します。

関連製品

本記事の適用対象: 13 製品

Stratix® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V GT FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。