AN465 を含む PCI Express® リファレンス・デザインを再コンパイルすると、次のエラーが発生します。
エラー: pcie_sv_hip_de_hip_status_0: 間違った # args: "proc_quartus_synth name" にする必要があります
実行中
「proc_quartus_synth」
(手順「proc_sim_verilog」行 2)
内から呼び出される
「proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge」?
このエラーは、PCB 上の LED を駆動するガスケット・アプリケーション・レイヤー・ロジックに関連しています。フル PCIe* デザインを作成する際には不要です。Qsys エレメントを取り外しても、機能が失われる可能性はありません。