記事 ID: 000085440 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/06/22

VHDL 生成を使用する場合、低レイテンシーの 10G MAC 自動生成 SDC ファイルが無効です

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェアのバージョン 15.1 および 16.0 では、低レイテンシー・イーサネット 10G MAC 用に自動生成された .sdc ファイルは、IP の VHDL 実装では無効です。

Time cedar timing Analyzer では SDC 制約は無視されます。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェアのバージョン 16.0 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。