詳細
Quartus® II ソフトウェア・バージョン 11.0 またはそれ以前のバージョンの Quartus® II ソフトウェア・バージョン 11.0 で、Stratix® V デバイス用に生成された DDR3 SDRAM UniPHY ベースのコントローラーをコンパイルする際に、このエラーが表示される場合があります。
エラー: the stratixv_clkena Atom "Hierarchy|{instance_name}_p0_memphy_top:memphy_top_inst|pll_write_clk~CLKENA0」 が不正なデスティネーションです
このエラーは、QSF ファイルでpll_write_clk信号に対して次のグローバル信号割り当てが行われたために発生します。
「GLOBAL CLOCK」GLOBAL_SIGNAL名前から「階層構造」にset_instance_assignment|{instance_name}|pll_write_clk」
この割り当ては、11.0SP1 より前のバージョンの IP によって行われ、Quartus® II バージョン 11.0SP1 に移行すると QSF に存在します。このクロックは、それ以前のバージョンで使用されていたグローバル・クロック・ツリーではなく PHY クロックツリーに配置されます。
解決方法
この問題を解決するには、QSF ファイル内のpll_write_clk信号に対して行われたグローバル信号の割り当てをコメント化するか、コアを再生成した後で Quartus® II ソフトウェア・バージョン 11.0SP1 で {instance_name}_pin_assignments.tcl ファイルを実行します。