記事 ID: 000085417 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/31

INPUT_TERMINATION .qsf アサインメントを使用して、Stratix V、Arria V、Cyclone V デバイスのトランシーバー REFCLK またはトランシーバー IO ピンにオンチップ終端 (OCT) を割り当てることはできますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

INPUT_TERMINATION割り当てを使用して、Stratix® V、Arria® V、Cyclone® V デバイスのトランシーバー・ピンにオンチップ終端 (OCT) を割り当てることはできません。代わりに、次のいずれかの qsf 割り当てを使用する必要があります。

XCVR_GT_IO_PIN_TERMINATION (Stratix V GT トランシーバー IO ピンオン)

XCVR_IO_PIN_TERMINATION (トランシーバー IO ピン)

XCVR_REFCLK_PIN_TERMINATION (REFCLK ピン)

を参照してください。 Altera トランシーバー PHY IP コア・ユーザーガイド (PDF) これらの割り当ての使用方法の詳細については、
トランシーバー・ピンにINPUT_TERMINATION割り当てを使用する場合、Quartus® II ソフトウェアでは無視され、デフォルトの終端オプションはこれらのピンに割り当てられます。

関連記事

関連製品

本記事の適用対象: 11 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。