記事 ID: 000085407 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/12/15

pci Express IP コア向けCyclone V ハード IP 向けソフト・リセット・コントローラーでのhotrst_exit信号非アクティブ

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    LTSSM がホット・リセット状態を終了すると、hotrst_exit信号はインサーティブされません。 ソフト・リセット・コントローラーを使用して PCI 向けCyclone V ハード IP をリセットする場合 Express IP コア。

    解決方法

    回避策は不要です。図に示されているタイミング、 ハード IP PCI Express およびアプリケーション・ロジック・リセット・シーケンスは正しく動作します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。