記事 ID: 000085392 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/08/15

エラー: ファイルを読み取れませんでした"<variation_name>_phy_ddr_timing.tcl": "source" 実行中にそのようなファイルやディレクトリーがありません<variation_name>_phy_ddr_timing.tcl" (ファイル "<sub-directory>/<variation_name>_phy_ddr_timing.sdc" ライン 33)</variation_name></sub-directory></variat...

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 9.1 および 9.1SP1 では、ARRIA® II GX およびStratix® IV デバイスの   DDR2 および DDR3 SDRAM インターフェイス向け ALTMEMPHY またはハイパフォーマンス・コントローラーの IP ファイルがプロジェクトのトップレベル・ディレクトリーにない場合、sdc スクリプトはコンパイル中に「_phy_ddr_timing.tcl」ファイルをソースできません。

 

回避策は、トップレベルのプロジェクト・ディレクトリーに _phy_ddr_timing.tcl のコピーを配置することです。

 

Time彼の TCL ファイルのコピーをトップレベルのプロジェクト・ディレクトリーに配置すると、Time彼方の Ddr レポート・コマンドが動作します。

 

1. _phy_ddr_pins.tcl

2. _phy_report_timing.tcl

3. _ phy_report_timing_core.tcl

 

IP を再生成する場合は、tcl ファイルを再度コピーする必要があります。 この問題は、新しいバージョンの Quartus® II ソフトウェアで修正される予定です。

関連製品

本記事の適用対象: 4 製品

Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。