記事 ID: 000085387 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

DDR3 SDRAM UniPHY および Altmemphy ベースのコントローラーを使用して読み取り操作中に行アドレスを変更しない場合でも、mem_dqバスの読み込みデータバーストで生産終了が生じたのはどうしてですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR3 SDRAM UniPHY および Altmemphy ベースのメモリー・コントローラーを実装する場合、mem_dqバスは行アドレスを変更しない場合でも、読み取り操作中に連続バーストが発生しないことに気づくでしょう。シミュレーションでもこの動作が見られます。

    解決方法

    修正するには、alt_mem_ddrx_controller.v HDL のCFG_RDBUFFER_ADDR_WIDTHを手動でアップデートする必要があります。

    CFG_RDBUFFER_ADDR_WIDTHを次に設定します。
    フルレート - 8
    ハーフレート - 7
    四半期レート - 6

    この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 8 製品

    Stratix® V GX FPGA
    Stratix® III FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。