記事 ID: 000085384 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Quartus® II ソフトウェア・バージョン 8.1 から生成された JIC ファイルを使用して、Stratix III FPGAをシリアル・フラッシュ・ローダーで設定できないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus®® II ソフトウェア・バージョン 8.1で、プログラム長カウント (PLC) の値が間違っているという問題があります。シリアル・フラッシュ・ローダー (SFL) を使用して、Stratix® III デバイス用に生成された JIC ファイル。ほとんどの場合、PLC 値を -8 に調整することで問題が解決します。PLC 値は、[プログラミング・ファイルの変換] ウィンドウの [詳細設定] タブを使用して調整できます。

この問題は、Quartus® II ソフトウェア・バージョン 9.0 で修正されています。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。