記事 ID: 000085374 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/01/13

カスタム PHY を使用する外部メモリー・インターフェイスの最大動作周波数は?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 サポートされるグローバル・クロック・ネットワークの最大周波数仕様は、最速スピードグレードのStratix® V デバイスで 717MHz です。そのため、カスタム PHY およびグローバル・クロック・ネットワークを使用するカスタム外部メモリー・インターフェイスで実現可能な最大周波数は 717MHz です。
    解決方法

    717 MHz 以上の周波数で動作するインターフェイスを作成するには、UniPHY ベースのメモリー・コントローラーを使用します。これらのデバイスは、最大 800MHz で動作可能な PHY クロック (PHYCLK) ネットワークを利用します。

    PHYCLK ネットワークの詳細については、Stratix V デバイス・ハンドブック第 2 巻Stratix V デバイスの外部メモリー・インターフェイスを参照してください。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。