記事 ID: 000085367 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/01

リード・レイテンシーが 1.5 の QDR II SRAM に使用すべきピン割り当てガイドライン

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

1.5 リード・レイテンシーの QDR II SRAM の場合、2.5 レイテンシーの QDR II SRAM に同じピン割り当てガイドラインを使用してください。2.5 サイクル・レイテンシーの QDRII SRAM デバイスのピン割り当てガイドラインは、表 2-9 の外部メモリー・インターフェイス・ハンドブックの デバイスおよびピン・プランニング (PDF)に記載されています。

補完クロック (CQn) ピンを CQn ピン (DQSn ピンではありません) に接続し、CQ ピンをデバイスの DQS ピンに接続します。

関連製品

本記事の適用対象: 1 製品

Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。