詳細
入力クロックを取り外すと、PLL は電圧制御オシレーター (VCO) の低周波数制限 (200 MHz) にドリフトします。VCO は、未指定のフロア周波数で動作し続けます。PLL 出力クロックは、2 つの PLL クロック出力の分圧器である K または V で割った VCO フロア周波数に等しくなります。
clock0 そして clock1.VCO のフロア周波数制限は、プロセス、電圧、温度に応じて 200 MHz 未満で拡張できます。そのため、VCO のフロア周波数制限はロットごとに異なる場合があります。Alteraは最小 VCO 周波数を指定しますが、入力クロックが取り外された場合、クロックの出力周波数を保証できません。
入力クロックを無効にすると、PLL はロックを失い、 LOCK ピンは低くなります。入力クロックが再適用されると、PLL はクロック信号に再ロックし、PLL がロックを取り戻すことを保証するロック期間を確保する必要があります。
Altera® Quartus® II ソフトウェアでのシミュレーションでは、シミュレーターが周波数ドリフトをモデル化できないため、PLL クロック出力は低くなります。 LOCK この時点でピンも低くなります。入力クロックを再度適用すると、PLL クロック出力がシミュレーションで切り替わります。