記事 ID: 000085355 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/09/02

BAR アドレスサイズが 4 ビット未満の場合、PCI Express のハード IP が失敗するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアの問題により、PCI ローカル・バス仕様で指定された必須 16 バイトよりも小さい無効な BAR サイズを生成できます。プラットフォーム・デザイナーは、警告メッセージを表示しません。このデザインは、過大化された BARs が列挙されていないために機能しません。

    解決方法

    この問題を回避するには、プラットフォーム・デザイナーで接続されているコンポネットが、16 バイトから 2 GB (4 アドレスビット以上) の BAR サイズになるようにしてください。

    これは、今後の Quartus® II ソフトウェア・リリースで修正される予定はありません。

    関連製品

    本記事の適用対象: 16 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    インテル® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V GT FPGA
    インテル® Arria® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。