記事 ID: 000085347 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/07/18

四半期レート DDR3 UniPHY ベースのコントローラー・デザインで読み込み効率が低いのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    読み込み効率が低い場合は、四半期レートデザイン向けの DDR3 コントローラーの設定の 1 つが原因です。読み取りレイテンシーが長い場合 (例: CAS レイテンシー・ナンバーの大きい場合)、コントローラーは保留中の読み取りコマンドの最大数に達するため、内部読み取りコマンドの実行を停止します。

    解決方法

    この問題の現在の回避方法は、_c0.v ファイル内のパラメーター MAX_PENDING_RD_CMD を 16 から 32 に変更することです。

    差出人

    MAX_PENDING_RD_CMD = 16

    宛先

    MAX_PENDING_RD_CMD = 32

    この問題は、Quartus® II ソフトウェア・バージョン 13.1 以降で修正されています。

     

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。