記事 ID: 000085343 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/05/13

ASMI パラレル・インテル® FPGA IPで QUAD および DUAL I/O オプションを使用する場合、読み取りデバイスのダミークロック命令が信頼できないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    ASMI パラレル・インテル® FPGA IPのread_dummyclk 入力がアサートされると、IP は EPCQ コンフィグレーション・デバイスの不揮発性コントロール・レジスターの読み取りを実行して、高速読み取り動作に必要なダミーサイクル数を決定します。

    IP の問題により、EPCQ デバイスがデータを返すタイミングで、読み取りステータスの動作中に、FPGAの出力がトライステートにされません。 これにより、DATA[3..0] 信号の競合が発生します。 この競合は、不正な値が返されるという意味である可能性があります。

    解決方法

    ASMI パラレル・インテル® FPGA IPで利用可能な DUAL または QUAD I/O オプションは使用しないでください。

    この問題は、Quartus® II ソフトウェア・バージョン 14.0 以降で解決されています。

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。