記事 ID: 000085337 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix III およびStratix IV デバイスで Parallel OCT 有効になっている差動 SSTL または HSTL 入力の負ピンのコモンモード電圧レベルが変化しているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 8.1 およびバージョン 9.0 は、差動入力の負ピンで Parallel OCT を誤って無効にしています。この問題は、パラレル OCT が有効になっている場合でも、差動 IO 規格 SSTL または HSTL を使用する場合に発生します。

この問題は、III デバイスとStratix IV デバイスStratix®のみに影響します。

インテル® Quartus® II ソフトウェア・バージョン 8.1 またはバージョン 9.0 でこの問題を解決するには、次のいずれかのパッチをダウンロードしてインストールします。

インテル® Quartus® II 8.1 パッチ 0.55 (PC 用)

Quartus® II 8.1 PC readme.txt 用パッチ 0.55

インテル® Quartus® II 8.1 Linux 用パッチ 0.55

Quartus® II 8.1 Linux* readme.txt 用パッチ 0.55

 

インテル® Quartus® II 9.0 パッチ 0.03 (PC 用)

Quartus® II 9.0 PC readme.txt 用パッチ 0.03

インテル® Quartus® II 9.0 Linux 用パッチ 0.03

Quartus® II 9.0 Linux* readme.txt 用パッチ 0.03

この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。