記事 ID: 000085334 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/09/11

エラー (175020): リージョンへのピンの不正な制約: リージョン内の有効な場所はありません

環境

    インテル® Quartus® II サブスクリプション・エディション
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Arria® V デバイスでは、一部の差動ペアは DQ グループ内の信号の 1 つしか持っていません。

UniPHY IP のメモリークロックにこのタイプの差動ペアを使用する場合、Quartus® II ソフトウェア・バージョン 11.1 リリースでは、配置は正しく適合します。ただし、Quartus® II ソフトウェア・バージョン 12.0 リリースでは、配置の結果として次のフィッター・エラー・メッセージが表示されます。

エラー (175020): リージョンへのピンの不正な制約: リージョン内の有効な場所はありません

解決方法

UniPHY IP ファイル xxx_addr_cmd_pads.v で、 USE_ADDR_CMD_CPS_FOR_MEM_BKの localparam 宣言を検索し、false から true に変更します。

プロジェクトを再コンパイルします。

最適なタイミングの推奨事項は、メモリー・クロック差動ペアの両ピンを DQ グループに配置することですが、将来的には Quartus® II ソフトウェアのバージョンでは、DQ グループ内にピンが 1 つしかない場合に最適なフィットを実現する必要があります。

関連製品

本記事の適用対象: 2 製品

Arria® V FPGA & SoC FPGA
Arria® V GX FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。