記事 ID: 000085319 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/01

Arria V デバイスでは、Arrix® II GX デバイスと比較して HSTL ピンと SSTL ピンの I/O 配置に関して同様の制限がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、Arria® V デバイスには、Arrix® II GX デバイスと比較して HSTL ピンと SSTL ピンで同等の I/O 配置制限はありません。

Arria V デバイス I/O バンクには、利用可能なすべての HSTL および SSTL 出力 / 双方向ピンを使用できます。

Arria II GX デバイスの I/O 配置制限については 、Arria II デバイスファミリーのピン接続ガイドライン (PDF) を参照してください。

関連記事

関連製品

本記事の適用対象: 8 製品

Arria® V GT FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Stratix® V GX FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。