記事 ID: 000085300 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/04/15

エラー: SERDES DPA ブロックノードの「lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3」が「RXFCLK」ポートに正しく接続されていません。以下にリストされている有効なポートのいずれかに接続されている必要があります。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.1 以降の問題により、外部 PLL モードで ALTLVDS_RX メガ機能を使用する場合、Arria® V デバイスでこのエラーが発生する可能性があります。

    エラー: SERDES DPA ブロックノードの「lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3」が「RXFCLK」ポートに正しく接続されていません。以下にリストされている有効なポートのいずれかに接続されている必要があります。情報: ARRIAV_PLL_LVDS_OUTPUT WYSIWYG の LVDSCLK ポートに接続可能: generic_pll WYSIWYG の OUTCLK ポートに接続可能

    解決方法

    この問題を回避するには、RX_INCLOCKとrx_enableポート上の外部 PLL と ALTLVDS インスタンスの間に LVDS バッファーを挿入する必要があります。

    外部 PLL と ALTLVDS IP の間に中間 LVDS バッファーを追加する方法については、以下の関連ソリューションを参照してください。

    関連記事

    関連製品

    本記事の適用対象: 5 製品

    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。