記事 ID: 000085296 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/01

Altera_PLL メガファンクションのシミュレーション時に不正な出力クロック周波数が表示されるのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェアのバージョン 12.0 でのシミュレーション・モデルのバグにより、Altera_PLL メガファンクションで複数の出力クロックが有効になっている場合、シミュレーション結果に不正な出力周波数が表示されることがあります。 これはシミュレーションにおける出力クロック周波数の計算にのみ影響を与えます。ハードウェアは影響を受けません。
解決方法 この問題は、Quartus® II ソフトウェア・バージョン 12.0sp1 で修正されています。

関連製品

本記事の適用対象: 10 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。