Cyclone V デバイス上の HPS メモリー・インターフェイスとFPGA・メモリー・コントローラーを搭載した SoC デザインでエラーが発生する可能性があります

この問題は DDR2、DDR3、および LPDDR2 製品に影響します。

両方の HPS メモリーを搭載したCyclone V デバイスを対象としたデザイン インターフェイスとFPGAのハードまたはソフト・メモリー・コントローラーでは、 スクリプトの制限によるエラー pin_assignments.tcl 。 HPS pin_assignments.tcl スクリプトを実行する前に、 pin_assignments.tclFPGA、ピンの I/O アサインメント RZQ HPS では、FPGAスクリプトでオーバーアンス語になる可能性があります。その結果、 次のようなエラーメッセージ:

Error (175001): Could not place pin Info (175028): The pin name: _hps_oct_rzqin Error (184016): There were not enough single-ended input pin locations available (5 locations affected)

この問題の回避策は、手動で I/O を変更することです。 を実行した後に HPS ピンの標準アサインメント RZQ SSTL-15 CLASS I を実行します。 pin_assignments.tcl 両方のインターフェイス。

この問題は今後修正される予定です。