記事 ID: 000085261 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/01/08

シミュレーションにおける 4.915Gbps エクスペリエンス・データ転送エラー時の II GX CPRI IP コア Verilog HDL のArria

環境

    インテル® Quartus® II サブスクリプション・エディション
    CPRI
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

CPRI IP コアバリエーション用に Verilog HDL モデルを生成する場合 Arria II デバイスを対象とする 4.915Gbps のデータレートで、 18 以上の有効なアンテナ / キャリア・インターフェイス経由でデータを転送 (チャネル)、IP コアは、次のチャネルでデータをドロップします。 シミュレーション。

解決方法

この問題を回避する方法はありません。バリエーションを設定する必要がある場合 18 以上のアンテナ / キャリア・インターフェイスを備え、生成およびシミュレート これらの CPRI IP コアの Verilog HDL モデルではなく VHDL モデル バリエーション。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。