記事 ID: 000085221 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

DDR/DDR2 ハイパフォーマンス (HP) コントローラーが、オートリフレッシュ・コマンドを実行した後にパワーダウンモードになっている場合、必要以上に多くのクロックサイクルで CKE 信号を有効にするのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus®® II および IP バージョン 8.0 以降では、CKE が tRFC 時間有効に保たれるという問題があります。

この動作は、今後の Quartus® II および IP バージョンで修正される予定です。

関連製品

本記事の適用対象: 9 製品

Cyclone® III FPGA
Arria® GX FPGA
HardCopy™ III ASIC デバイス
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。