詳細
はい。ALTMEMPHY ベースのコントローラーで DDR SDRAM または DDR2 SDRAM インターフェイスを実装する際に、Cyclone® IV デバイスでのデバイス移行に問題があります。
IV デバイスでは DQ ピンを使用できないので、同じ行または列パッドグループに Cyclone mem_clk[0] ピンを割り当てます。デバイスの移行をオンにした場合、Quartus® II ソフトウェアは、メインデバイスのメモリー・インターフェイスmem_clkピン配置に関するピン配列ルールのみをチェックし、ソフトウェアで選択されている移行デバイスをチェックしません。そのため、移行デバイスに関するこのルールに準拠していない可能性がありますが、Quartus® II ソフトウェアでは報告されません。
このピン配列ルールの詳細については、外部メモリー・インターフェイス・ハンドブック Vol.2、セクション I デバイスおよびピン・プランニング (PDF) を参照してください。
回避策として、メインデバイスと移行デバイスのデザインを別々にコンパイルして、両デバイスのピン配列ルールチェックを確認してください。
この問題は、インテル® Quartus® II ソフトウェア・バージョン 10.1SP1 以前に存在しています。この問題は今後のバージョンのソフトウェアで修正される予定です。