詳細
Cyclone® V FPGA・トランシーバー・バンクは、Stratix® V または Arria® V デバイスとは異なるグループ化され、名前が付けられています。
Cyclone V トランシーバー・バンクは、Stratix V および Arria V デバイスに搭載されている 6 個ではなく、バンクごとに 3 個のトランシーバーで構成されます。x6 および xN クロック・ネットワークを含む Cycone V 内部クロックは、Stratix V および Arria V デバイスと同様です。Cyclone V の追加のトランシーバー・バンクは、名前の違いに限定されています。
一部の以前のバージョンのCyclone V ハンドブックには、1 バンク当たり 6 個のトランシーバーが表示されている場合がありますが、これは不正であり、今後のリリースで更新される予定です。 インテル® Quartus® II には、ピンプランナー、出力レポートなどに示されているようにこの名前の変更が既に反映されており、Alteraウェブサイトで入手可能なピンアウト・スプレッドシートにもこの名前の変更が反映されています。