記事 ID: 000085164 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/11/29

UniPHY コントローラーのグローバル・リセット信号の「最小パルス幅タイミング仕様」とは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

UniPHY コントローラーのグローバル・リセットは、PLL areset ポートに接続されています。そのため、PLL はデバイスの PlL Areset Port Minimum Pulse Width (tARESET) を最小パルス幅タイミング仕様とします。
例えば、Stratix® IV およびStratix® V デバイスの tARESET は 10ns です。

関連製品

本記事の適用対象: 7 製品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。