記事 ID: 000085135 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/09/28

UniPHY ベースのハード・メモリー・コントローラーを使用しているときに、MPFE ブロック上のポート間にタイミング違反が発生するのはなぜですか。

環境

    インテル® Quartus® II ソフトウェア
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアはこれらのタイミングパスを自動的にカットしないため、異なるクロック周波数を使用する MPFE ブロックのポート間でタイミング違反が発生する場合があります。

解決方法

UniPHY ベースのハード・メモリー・コントローラーには、MPFE ポート間にパスがありません。障害のあるパスは、 set_clock_groups または set_false_path SDC コマンドを使用して安全に切断できます。SDC コマンドの詳細については、 Quartus® II TimeQuest タイミング・アナライザー (.PDF) ドキュメントを参照してください。

関連製品

本記事の適用対象: 10 製品

Arria® V GT FPGA
Arria® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。