詳細
2 個のシングルエンド I/O ピンを実装することにより、Stratix® II デバイスのサイドバンクで psuedo 差動 I/O を作成できます。
Altera®は、既存の差動ピンペア (LVDS & CLK など) を使用して、psuedo 差動規格を実装することを推奨します。その理由は、これらのピンペアのスキューマージンが非差動標準 I/O ピンよりも厳しいからです。
出力は、信号を 2 個の出力レジスター (各差動 IOE ピンに 1 つ) に配線するだけで構築できます。1 つのレジスターはクロックから真っ直ぐにクロックオフし、もう 1 つはクロックの逆数になります。
入力は基本的に同じです。差動ピンペアを使用する必要がありますが、正の入力のみが使用されます。つまり、デザインで指定する必要があるのは反転されていないピンのみです。差動 I/O 規格が割り当てられると反転ピンが確保されます。すべての入力は正の信号のみを使用し、VREF を参照します (これはまだ必要です)。