記事 ID: 000085107 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

読み取りまたは書き込みリクエストの後にavl_readyがディアサーティングするのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR3 UniPHY クオーターレート・コントローラーを使用すると、読み取りまたは書き込み要求の直後にavl_readyが低くなる場合があります。これにより、コントローラーの読み取りと書き込みの効率が低下します。

    クオーターレート・コントローラーでは、バーストサイズが 1 より大きいバーストコマンドの後にavl_readyをディアサーションする既知の問題があります。コントローラーは、Avalon・コマンド・キューを停止する 1 サイクルのavl_readyをディセシングします。

    解決方法

    この問題を回避するには、1 つのバーストサイズを使用して最大効率を達成するか、32 または 64 などのより大きなバーストサイズを使用して、1 サイクルのストールの影響を最小限に抑えます。

    この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 8 製品

    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA
    Stratix® III FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。