記事 ID: 000085064 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/01

n の異なる値に対する巡回冗長検査 (CRC) 計算時間の公式 (n は除数) とは何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Cyclone® III、Cyclone IV、Cyclone V、Arria® II、Arria V、Stratix® IV、Stratix V デバイスのハンドブックには、CRC 計算の最大および最小時間が記載されています。CRC 計算時間の最大値と最小の仕様については、各デバイスファミリー・ハンドブックの SEU (Single Event Upset) 緩和の章を参照してください。

最大および最小時間は、最小除数と最大除数設定、および内部オシレーターのプロセス、電圧、温度 (PVT) の変動に基づいて計算されます。

利用可能な除数の設定は次のとおりです。

1. Arria II およびStratix IV デバイス: 1、2、3、4、5、6、7、8
2. Cyclone III、Cyclone IV、Cyclone V、Arria V、Stratix V デバイス: 0、1、2、3、4、5、6、7、8

除数を最小と最大の間に設定した場合、以下の回避策に記載されている式に基づいて CRC 計算時間を計算できます。

解決方法

Arria II およびStratix IV デバイスの場合:
最大時間 (n) = 2^(n-8) * 最大時間
最小時間 (n) = 2^(n-1) * 最小時間

Cyclone III、Cyclone IV、Cyclone V、Arria V、Stratix V デバイスの場合:
最大時間 (n) = 2^(n-8) * 最大時間
最小時間 (n) = 2^n * 最小時間

関連製品

本記事の適用対象: 19 製品

Arria® II GX FPGA
Cyclone® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® II GZ FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。