記事 ID: 000085045 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/02/05

PCI Express* 向けStratix V ハード IP は、Gen3 フェーズ 2 とフェーズ 3 のイコライゼーションをシミュレーションでサポートしていますか?

環境

  • PCI Express*
  • シミュレーション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    自動生成されるStratix® V PCI Express のハード IP® テストベンチ・ルート・ポート・バス機能モデル (BFM) は、Gen3 フェーズ 2 とフェーズ 3 イコライゼーションをバイパスします。

    サードパーティー製ルートポート BFM を使用している場合、フェーズ 0 とフェーズ 1 の後にイコライゼーションを終了するように変更します
    完了しました。

    解決方法

     

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。