記事 ID: 000085024 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/10/17

決定論的レイテンシー・モードで ALTGX メガファンクションを実装すると、Quartus® II ソフトウェアでCyclone IV GX に関する警告メッセージが生成される場合があります。

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    決定論的レイテンシーに ALTGX メガファンクションを実装する場合 モードの場合、Quartus® II ソフトウェアは以下のようなメッセージを生成する可能性があります。 次の警告 (10541): VHDL シグナル宣言の警告: c4gx_test.vhd(62): シグナル「pll_reconfig_done」に暗黙のデフォルト値を使用 シグナルに値が割り当てられたことがないため、または明示的なデフォルト値が割り当てられたことがないためです。 値。暗黙のデフォルト値を使用すると、意図しない設計が生じる可能性があります。 最適化。警告 (10036): c4gx_test.vhd (142): Verilog HDL または VHDL 警告: object "wire_receive_pcs0_signaldetect" は値を割り当てたが、決して割り当てなかった 読む

    解決方法

    これらのメッセージは無視しても安全です。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。