記事 ID: 000084977 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

低速スルーレート制御が、Stratix® II およびCyclone® II デバイスで利用可能なロジック・オプションを制御しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

以前のデバイスファミリーの低速スルーレート・ロジック・オプションでは、ドライブ強度設定を操作して出力バッファー上で異なるエッジレートを実現しました。Stratix® II およびCyclone® II デバイスは、I/O 規格に従ってより多くのドライブ強度設定を提供します。スルーレートは、異なるドライブ強度設定を使用して変更できます。高速エッジレートは次のことが可能です。
より大きな電流設定で実現され、より低い電流設定でより遅いレートを達成できます。デバイスファミリーの IBIS モデルを使用して、I/O 規格ごとの各ドライブ強度設定の実際のエッジレートを決定します。

Altera®デバイス向け IBIS モデルは次の場所でダウンロードできます。 www.altera.com.

関連製品

本記事の適用対象: 2 製品

Cyclone® II FPGA
Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。