記事 ID: 000084974 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/31

10GBASE-R PHY IP のrx_hi_ber信号とrx_block_lock信号の同期対象となるクロックドメインは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

10GBASE-R PHY IP のrx_hi_ber信号とrx_block_lock信号は、phy_mgmt_clk信号と同期します。

関連製品

本記事の適用対象: 5 製品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GT FPGA
Arria® V GZ FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。