記事 ID: 000084964 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/18

ソフト・メモリー・コントローラーを使用している DDR2 インターフェイスが、Arria V または Cyclone V デバイスをターゲットにしている場合、タイミングが閉じられません。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は DDR2 および LPDDR2 製品に影響します。

ソフト・メモリー・コントローラーを使用しているインターフェイスが閉じに失敗する場合があります。 Arria V およびCyclone V デバイスのタイミング。

解決方法

この問題の回避策は、別のフィッターを使用することです。 種子。

この問題は今後修正される予定です。

関連製品

本記事の適用対象: 2 製品

Arria® V FPGA & SoC FPGA
Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。