記事 ID: 000084955 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/01/13

キャリブレーション・エラーのデバッグに関するガイドラインとチェックリストがありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。ガイドラインとチェックリストは、アルテラの wiki ページにあります。工場出荷時のアプリケーション・チームからサポートを受ける前にキャリブレーション・エラーのトラブルシューティングを行うことができます。

ガイドラインは考えられるすべての原因を特定するものではありませんが、キャリブレーション・エラーにつながる可能性のある条件の大部分を特定します。

ガイドラインと一覧を確認できます。 ここは:

関連製品

本記事の適用対象: 25 製品

Stratix® V GX FPGA
Arria® II GZ FPGA
Cyclone® IV GX FPGA
Cyclone® III FPGA
Arria® II GX FPGA
Cyclone® IV E FPGA
Arria® V GX FPGA
Cyclone® V GT FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V E FPGA
Cyclone® III LS FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。