記事 ID: 000084952 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/02/13

フルレート・メモリー・コントローラーへの接続に、ハーフレート・ブリッジ・オプションを実装するにはどうすればよいですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

11.0 より前のバージョンの Quartus® II ソフトウェアの使用中、ハーフレート・ブリッジ・オプションはメモリー・コントローラー IP メガウィザードで選択可能なパラメーターでした。

Quartus® II ソフトウェア・バージョン 11.0 以降を使用している場合、ハーフレート・ブリッジのAltera IP サポート・オプションは、SOPC Builder Avalon-MM DDR メモリー・ハーフレート・ブリッジ・コンポーネントを使用することのみです。これは、Quartus® II ソフトウェアの最新リリースの QSYS プロジェクトで使用できます。

ハーフレート・ブリッジのドキュメントについては、 SOPC Builder ユーザーガイドの Avalon メモリーマップド・ブリッジ の章を参照してください。

解決方法

Quartus® II ソフトウェア・バージョン 11.0 以降を使用している場合、ハーフレート・ブリッジのAltera IP サポート・オプションは、SOPC Builder Avalon-MM DDR メモリー・ハーフレート・ブリッジ・コンポーネントを使用することのみです。これは、Quartus® II ソフトウェアの最新リリースの QSYS プロジェクトで使用できます。

関連製品

本記事の適用対象: 23 製品

Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® IV E FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。