記事 ID: 000084941 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2012/09/11

ハイパフォーマンス (HP) DDR/DDR2 コントローラーがキャリブレーションを正常に実行したことを確認する方法

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

HP DDR/DDR2 コントローラーがメモリーにデータを書き込み、読み返し、書き込まれたデータと一致するかどうかを比較することで、正常にキャリブレートされていることを確認できます。resynchronization_successful信号が高ctl_usr_mod_rdy場合でも、キャリブレーションが正常に完了したという意味ではありません。

将来の IP では、resynchronization_successfulはキャリブレーションが正常に完了したことを示します。

関連製品

本記事の適用対象: 2 製品

Stratix® III FPGA
Stratix® II FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。