記事 ID: 000084930 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix® II ハンドブック第 2 巻第 10 巻では、接合部と周辺環境の仕様の熱抵抗が、Stratix II Early Power Estimator の仕様と比較して異なるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 接合部から周辺への熱抵抗 (. JA) ハンドブック「Stratix II」に記載されている仕様は、スタックアップや銅密度などのボード特性を定義する JEDEC ボード規格を使用したシミュレーション時のデバイス特性に基づいています。次の情報を提供 . JA Stratix II Early Power Estimator に記載されている仕様は、通常のサイズに似たAlteraカスタムボードを使用してシミュレーションした場合のデバイスプロパティに基づいています。これはデバイスパッケージ用にスタックアップされています。Altera・カスタム・ボード・モデルには、すべてのケースで PCB の厚みが 2.5mm という特性があります。

パッケージ信号レイヤー電力 / GND レイヤー寸法 (mm)
F15081212100 x 100
F1020101093 x 93
F7809989 x 89
F6728887 x 87
F4847783 x 83

表に記載の注:
1. 電源層の銅 (銅) の厚さ 35m、銅 90%
2. 信号層銅 (銅) の厚さ 17m、銅 15%

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。